一、MOS管驅動電路綜述
在使用MOS管設計(ji)開關電(dian)源(yuan)或(huo)者(zhe)馬達驅動電(dian)路(lu)的(de)時候(hou)，大部分人都會考慮MOS的(de)導通電(dian)阻，最(zui)大電(dian)壓等，最(zui)大電(dian)流等，也有很多人僅(jin)僅(jin)考慮這些(xie)因素(su)。這樣的(de)電(dian)路(lu)也許是(shi)可以工作(zuo)的(de)，但并不是(shi)優(you)秀的(de)，作(zuo)為正(zheng)式的(de)產品設計(ji)也是(shi)不允許的(de)。
1、MOS管種類和結構(gou)
MOSFET管(guan)是FET的(de)(de)一(yi)種(zhong)（另一(yi)種(zhong)是JFET），可以(yi)被(bei)制造(zao)成增強型(xing)(xing)(xing)或(huo)耗盡(jin)型(xing)(xing)(xing)，P溝(gou)道(dao)或(huo)N溝(gou)道(dao)共4種(zhong)類型(xing)(xing)(xing)，但實際應用的(de)(de)只有增強型(xing)(xing)(xing)的(de)(de)N溝(gou)道(dao)MOS管(guan)和增強型(xing)(xing)(xing)的(de)(de)P溝(gou)道(dao)MOS管(guan)，所以(yi)通常提到NMOS，或(huo)者PMOS指的(de)(de)就是這兩種(zhong)。
至(zhi)于(yu)為什(shen)么不(bu)使用耗(hao)盡(jin)型的MOS管(guan)，不(bu)建議刨根問底。
對于這(zhe)兩種(zhong)增強型MOS管，比較(jiao)常用的是(shi)NMOS。原因是(shi)導通電(dian)阻小，且容易制(zhi)造。所以(yi)開關電(dian)源和馬達驅動的應用中，一般都用NMOS。下(xia)面的介紹中，也(ye)多以(yi)NMOS為主(zhu)。
MOS管的(de)三個管腳之間有寄生(sheng)電(dian)容存在(zai)，這不是我(wo)們需(xu)要的(de)，而是由于(yu)制造工藝限制產生(sheng)的(de)。寄生(sheng)電(dian)容的(de)存在(zai)使(shi)得在(zai)設計(ji)或選(xuan)擇驅動(dong)電(dian)路的(de)時候要麻煩一些，但沒有辦法避免(mian)，后邊再詳細介紹。
在(zai)MOS管原理圖上可(ke)以看(kan)到，漏極(ji)和源(yuan)極(ji)之間(jian)有(you)(you)一個寄生二(er)(er)(er)極(ji)管。這個叫體二(er)(er)(er)極(ji)管，在(zai)驅動感性負載（如馬達），這個二(er)(er)(er)極(ji)管很(hen)重要。順(shun)便說一句，體二(er)(er)(er)極(ji)管只在(zai)單(dan)個的(de)MOS管中存在(zai)，在(zai)集成電路芯片(pian)內部(bu)通常是(shi)沒有(you)(you)的(de)。
2、MOS管導通特性
導通的意(yi)思是(shi)作(zuo)為開關，相當于開關閉(bi)合。
NMOS的特性(xing)，Vgs大于一定的值就會(hui)導通，適合用(yong)于源極接(jie)地時(shi)的情(qing)況（低端驅動），只要(yao)柵(zha)極電壓達到4V或10V就可以(yi)了。
PMOS的(de)特性，Vgs小于(yu)(yu)(yu)一(yi)定的(de)值就會導(dao)通(tong)，適(shi)合用(yong)于(yu)(yu)(yu)源極(ji)接(jie)VCC時的(de)情況（高(gao)端驅動(dong)）。但(dan)是(shi)，雖然PMOS可以很方便地用(yong)作高(gao)端驅動(dong)，但(dan)由于(yu)(yu)(yu)導(dao)通(tong)電阻大，價(jia)格貴，替(ti)換種類少(shao)等原因，在高(gao)端驅動(dong)中(zhong)，通(tong)常(chang)還是(shi)使用(yong)NMOS。
3、MOS開(kai)關管(guan)損(sun)失
不管(guan)是NMOS還是PMOS，導通后都有導通電阻存在(zai)，這樣電流就會在(zai)這個電阻上(shang)消耗能量，這部分消耗的能量叫做(zuo)導通損耗。選擇導通電阻小的MOS管(guan)會減小導通損耗。現在(zai)的小功(gong)率(lv)MOS管(guan)導通電阻一般在(zai)幾(ji)十毫歐左右，幾(ji)毫歐的也有。
MOS在導(dao)通(tong)和截止的(de)時(shi)候，一(yi)定(ding)不是在瞬間完(wan)成的(de)。MOS兩端的(de)電壓有(you)一(yi)個下降的(de)過(guo)程(cheng)，流過(guo)的(de)電流有(you)一(yi)個上升的(de)過(guo)程(cheng)，在這段時(shi)間內，MOS管的(de)損失是電壓和電流的(de)乘(cheng)積(ji)，叫做開關(guan)損失。通(tong)常開關(guan)損失比導(dao)通(tong)損失大得多，而且(qie)開關(guan)頻率越快，損失也越大。
導(dao)(dao)通瞬(shun)間(jian)(jian)電(dian)壓和電(dian)流的乘積很大(da)，造成的損(sun)失也(ye)就(jiu)很大(da)。縮短開關(guan)時間(jian)(jian)，可(ke)(ke)以減小(xiao)每次(ci)導(dao)(dao)通時的損(sun)失；降低開關(guan)頻率，可(ke)(ke)以減小(xiao)單位時間(jian)(jian)內的開關(guan)次(ci)數。這(zhe)兩種辦法都(dou)可(ke)(ke)以減小(xiao)開關(guan)損(sun)失。
4、MOS管驅(qu)動
跟雙極性晶體管相比，一(yi)般認為使MOS管導通不需(xu)要電流(liu)，只(zhi)要GS電壓(ya)高(gao)于一(yi)定的值，就可以了。這個很容(rong)易做(zuo)到(dao)，但是，我們(men)還需(xu)要速度。
在(zai)MOS管的(de)(de)(de)結(jie)構中可(ke)(ke)以看(kan)到，在(zai)GS，GD之間存在(zai)寄(ji)生電(dian)(dian)容(rong)，而MOS管的(de)(de)(de)驅(qu)動(dong)，實際上就是(shi)對電(dian)(dian)容(rong)的(de)(de)(de)充放電(dian)(dian)。對電(dian)(dian)容(rong)的(de)(de)(de)充電(dian)(dian)需要(yao)(yao)一個電(dian)(dian)流(liu)，因為對電(dian)(dian)容(rong)充電(dian)(dian)瞬(shun)間可(ke)(ke)以把電(dian)(dian)容(rong)看(kan)成(cheng)短路，所以瞬(shun)間電(dian)(dian)流(liu)會比(bi)較大。選擇/設計MOS管驅(qu)動(dong)時第一要(yao)(yao)注意的(de)(de)(de)是(shi)可(ke)(ke)提供(gong)瞬(shun)間短路電(dian)(dian)流(liu)的(de)(de)(de)大小。
第二注意(yi)的(de)(de)(de)是(shi)，普遍用于高端(duan)驅(qu)動的(de)(de)(de)NMOS，導通(tong)時(shi)(shi)需要是(shi)柵極(ji)(ji)電壓(ya)大于源(yuan)(yuan)極(ji)(ji)電壓(ya)。而高端(duan)驅(qu)動的(de)(de)(de)MOS管導通(tong)時(shi)(shi)源(yuan)(yuan)極(ji)(ji)電壓(ya)與漏(lou)極(ji)(ji)電壓(ya)（VCC）相同，所(suo)以(yi)這時(shi)(shi)柵極(ji)(ji)電壓(ya)要比(bi)VCC大4V或10V。如果在同一個系統里，要得(de)(de)到(dao)比(bi)VCC大的(de)(de)(de)電壓(ya)，就要專門的(de)(de)(de)升壓(ya)電路了。很多馬達驅(qu)動器都集成了電荷泵，要注意(yi)的(de)(de)(de)是(shi)應該選(xuan)擇(ze)合適的(de)(de)(de)外接電容，以(yi)得(de)(de)到(dao)足夠(gou)的(de)(de)(de)短(duan)路電流去(qu)驅(qu)動MOS管。
上邊說的(de)4V或10V是(shi)常(chang)用(yong)的(de)MOS管(guan)的(de)導通(tong)(tong)電壓(ya)，設計時當然需要(yao)有一定(ding)的(de)余量。而且電壓(ya)越高，導通(tong)(tong)速度越快，導通(tong)(tong)電阻(zu)也越小。現在(zai)(zai)也有導通(tong)(tong)電壓(ya)更(geng)小的(de)MOS管(guan)用(yong)在(zai)(zai)不同的(de)領域(yu)里，但在(zai)(zai)12V汽車(che)電子(zi)系統(tong)里，一般4V導通(tong)(tong)就夠用(yong)了。
MOS管(guan)的驅(qu)動電(dian)路(lu)及其損(sun)失，可以參考Microchip公司的AN799 Matching MOSFET Drivers to MOSFETs。講述得很詳細，所以不打算多寫了(le)。
5、MOS管應用電(dian)路
MOS管(guan)最顯著的(de)特(te)性是開(kai)關特(te)性好，所以(yi)被廣泛應用在需要(yao)電(dian)(dian)子開(kai)關的(de)電(dian)(dian)路中(zhong)，常見的(de)如開(kai)關電(dian)(dian)源和馬達驅動，也有照明調光。
二、現在的MOS驅動，有幾個特別的應用
1、低壓應用
當使(shi)用(yong)(yong)5V電(dian)源(yuan)，這時候(hou)如果使(shi)用(yong)(yong)傳(chuan)統的(de)圖騰柱結構(gou)，由(you)于三極管(guan)的(de)be有(you)0.7V左右的(de)壓降，導致實際最終加在(zai)gate上的(de)電(dian)壓只(zhi)有(you)4.3V。這時候(hou)，我們選用(yong)(yong)標稱(cheng)gate電(dian)壓4.5V的(de)MOS管(guan)就存在(zai)一定的(de)風險。
同樣的(de)問(wen)題也發生(sheng)在使用3V或者其他(ta)低(di)壓(ya)電源的(de)場合。
2、寬電壓(ya)應用
輸入電壓并(bing)不是一個固定值，它會隨(sui)著時間或者其他因素而變動(dong)。這個變動(dong)導致PWM電路提供給MOS管的(de)(de)驅動(dong)電壓是不穩定的(de)(de)。
為了讓MOS管(guan)在(zai)高(gao)gate電(dian)壓下(xia)安全，很多MOS管(guan)內置了穩壓管(guan)強行限制gate電(dian)壓的幅值。在(zai)這種情況下(xia)，當提供的驅動電(dian)壓超過穩壓管(guan)的電(dian)壓，就(jiu)會引(yin)起較大的靜態功耗。
同時，如果簡單的用電阻(zu)分壓(ya)(ya)的原理(li)降低gate電壓(ya)(ya)，就會(hui)出(chu)現輸入電壓(ya)(ya)比(bi)較(jiao)高的時候(hou)，MOS管工作良好，而輸入電壓(ya)(ya)降低的時候(hou)gate電壓(ya)(ya)不足(zu)，引(yin)起導(dao)通不夠(gou)徹底，從而增加功耗(hao)。
3、雙電壓應用
在一(yi)些控制電路(lu)中，邏輯(ji)部分(fen)使(shi)用(yong)典(dian)型的5V或者3.3V數(shu)字電壓(ya)，而(er)功率部分(fen)使(shi)用(yong)12V甚至更高的電壓(ya)。兩個(ge)電壓(ya)采(cai)用(yong)共地方式連接。
這就提出一個要求，需要使用(yong)一個電路，讓低壓側能夠有效的(de)控制高壓側的(de)MOS管(guan)，同(tong)時(shi)高壓側的(de)MOS管(guan)也同(tong)樣會(hui)面對1和(he)2中提到的(de)問題。
在這三種情況下，圖騰(teng)柱結構(gou)無法滿足輸出要(yao)求(qiu)，而很多現成的MOS驅動IC，似乎也沒有包(bao)含gate電壓限制的結構(gou)。
三、相對通用的電路
電路圖如下：
圖1 用于NMOS的驅動電(dian)路
圖2 用(yong)于(yu)PMOS的驅動電路
這(zhe)里只針對NMOS驅動電路做一個(ge)簡單分析：
Vl和Vh分別是低端和高(gao)端的電源，兩個(ge)電壓(ya)可(ke)以是相同的，但是Vl不應(ying)該超過Vh。
Q1和(he)Q2組(zu)成了一個反置(zhi)的圖騰(teng)柱(zhu)，用來實現隔離，同時確保兩(liang)只驅動管Q3和(he)Q4不會同時導(dao)通(tong)。
R2和R3提供(gong)了PWM電(dian)壓基(ji)準，通(tong)過改(gai)變這個(ge)基(ji)準，可以讓電(dian)路工作(zuo)在PWM信(xin)號波形比較陡(dou)直(zhi)的位置。
Q3和Q4用來提供驅動電流，由于(yu)導通(tong)的時(shi)候，Q3和Q4相對Vh和GND最低(di)都只(zhi)(zhi)有一個(ge)Vce的壓(ya)(ya)降，這個(ge)壓(ya)(ya)降通(tong)常只(zhi)(zhi)有0.3V左右，大大低(di)于(yu)0.7V的Vce。
R5和R6是反饋(kui)電阻，用(yong)于對gate電壓進行采(cai)樣(yang)，采(cai)樣(yang)后(hou)的(de)(de)電壓通過Q5對Q1和Q2的(de)(de)基極產(chan)生一(yi)個(ge)強烈的(de)(de)負反饋(kui)，從而把(ba)gate電壓限制在一(yi)個(ge)有限的(de)(de)數(shu)(shu)值。這個(ge)數(shu)(shu)值可以通過R5和R6來調節。
最后，R1提(ti)供了(le)(le)對Q3和Q4的(de)(de)(de)(de)基極電(dian)(dian)流限(xian)(xian)(xian)制，R4提(ti)供了(le)(le)對MOS管的(de)(de)(de)(de)gate電(dian)(dian)流限(xian)(xian)(xian)制，也就是Q3和Q4的(de)(de)(de)(de)Ice的(de)(de)(de)(de)限(xian)(xian)(xian)制。必要(yao)的(de)(de)(de)(de)時候可以在R4上面并聯(lian)加速電(dian)(dian)容。
這個(ge)電路(lu)提(ti)供了如下的特(te)性：
1，用低端電壓和PWM驅動高端MOS管。
2，用小幅度的PWM信號(hao)驅動高gate電壓需求的MOS管。
3，gate電壓的峰值限制
4，輸入和輸出的電流限制(zhi)
5，通(tong)過(guo)使用合適的電阻，可以(yi)達到(dao)很低的功耗。
6，PWM信號反(fan)相。NMOS并不需要(yao)這個特性，可以(yi)通過前(qian)置一個反(fan)相器(qi)來(lai)解(jie)決。
在設計(ji)(ji)便攜式(shi)設備(bei)(bei)和無線(xian)產品時，提(ti)高產品性能(neng)、延長電池工作時間是設計(ji)(ji)人員需要面對的兩個問題。DC-DC轉(zhuan)換(huan)器具有效率高、輸出電流大、靜(jing)態電流小等優點(dian)，非常適用于為便攜式(shi)設備(bei)(bei)供(gong)電。目前DC-DC轉(zhuan)換(huan)器設計(ji)(ji)技術(shu)發展主要趨勢有：
（1）高頻(pin)(pin)化技術：隨著(zhu)開(kai)關頻(pin)(pin)率的提(ti)高，開(kai)關變換(huan)器(qi)的體積也隨之減小(xiao)，功率密度也得(de)到(dao)大幅(fu)提(ti)升(sheng)，動態響(xiang)應得(de)到(dao)改善。小(xiao)功率DC-DC轉換(huan)器(qi)的開(kai)關頻(pin)(pin)率將上升(sheng)到(dao)兆(zhao)赫(he)級。
（2）低(di)(di)輸出電(dian)(dian)壓(ya)技(ji)術：隨著(zhu)半(ban)導體(ti)制造技(ji)術的(de)不斷發展，微處(chu)理器(qi)和便攜(xie)式(shi)電(dian)(dian)子設(she)備的(de)工作電(dian)(dian)壓(ya)越來(lai)越低(di)(di)，這就要求未來(lai)的(de)DC-DC變換器(qi)能夠提供低(di)(di)輸出電(dian)(dian)壓(ya)以適應微處(chu)理器(qi)和便攜(xie)式(shi)電(dian)(dian)子設(she)備的(de)要求。
這些技術的(de)(de)(de)發(fa)展(zhan)對電(dian)(dian)源芯(xin)片電(dian)(dian)路的(de)(de)(de)設計提(ti)出(chu)(chu)了(le)更(geng)高的(de)(de)(de)要(yao)求(qiu)。首先，隨著(zhu)開(kai)(kai)關(guan)(guan)頻率的(de)(de)(de)不斷提(ti)高，對于開(kai)(kai)關(guan)(guan)元(yuan)件(jian)的(de)(de)(de)性能(neng)提(ti)出(chu)(chu)了(le)很高的(de)(de)(de)要(yao)求(qiu)，同時必(bi)須具(ju)有相應(ying)的(de)(de)(de)開(kai)(kai)關(guan)(guan)元(yuan)件(jian)驅動電(dian)(dian)路以(yi)保證(zheng)開(kai)(kai)關(guan)(guan)元(yuan)件(jian)在高達兆赫級的(de)(de)(de)開(kai)(kai)關(guan)(guan)頻率下(xia)正常工(gong)(gong)作。其次，對于電(dian)(dian)池供電(dian)(dian)的(de)(de)(de)便攜式電(dian)(dian)子設備來說，電(dian)(dian)路的(de)(de)(de)工(gong)(gong)作電(dian)(dian)壓(ya)低（以(yi)鋰電(dian)(dian)池為例(li)，工(gong)(gong)作電(dian)(dian)壓(ya)2.5～3.6V），因(yin)此，電(dian)(dian)源芯(xin)片的(de)(de)(de)工(gong)(gong)作電(dian)(dian)壓(ya)較低。
MOS管(guan)具有(you)很低的(de)導(dao)通電(dian)阻(zu)，消耗能量較低，在目前流行的(de)高效DC－DC芯片中多采用MOS管(guan)作為(wei)功率(lv)開關(guan)。但是由于MOS管(guan)的(de)寄生(sheng)電(dian)容大，一般(ban)情況下NMOS開關(guan)管(guan)的(de)柵(zha)極電(dian)容高達幾十(shi)皮法。這對(dui)于設計(ji)高工作頻率(lv)DC－DC轉換器開關(guan)管(guan)驅動電(dian)路的(de)設計(ji)提出了更高的(de)要求。
在(zai)低(di)電(dian)(dian)(dian)(dian)壓(ya)ULSI設(she)計(ji)中(zhong)有多種(zhong)CMOS、BiCMOS采(cai)用自舉升(sheng)壓(ya)結構的(de)(de)(de)邏輯(ji)電(dian)(dian)(dian)(dian)路(lu)(lu)(lu)(lu)和作為大容性(xing)負(fu)載(zai)的(de)(de)(de)驅(qu)(qu)動電(dian)(dian)(dian)(dian)路(lu)(lu)(lu)(lu)。這些電(dian)(dian)(dian)(dian)路(lu)(lu)(lu)(lu)能(neng)夠在(zai)低(di)于1V電(dian)(dian)(dian)(dian)壓(ya)供(gong)電(dian)(dian)(dian)(dian)條(tiao)件下(xia)正常(chang)工(gong)(gong)作，并且能(neng)夠在(zai)負(fu)載(zai)電(dian)(dian)(dian)(dian)容1～2pF的(de)(de)(de)條(tiao)件下(xia)工(gong)(gong)作頻(pin)(pin)率(lv)能(neng)夠達(da)到(dao)幾(ji)十兆甚至上百兆赫(he)茲。本文正是(shi)采(cai)用了(le)自舉升(sheng)壓(ya)電(dian)(dian)(dian)(dian)路(lu)(lu)(lu)(lu)，設(she)計(ji)了(le)一種(zhong)具有大負(fu)載(zai)電(dian)(dian)(dian)(dian)容驅(qu)(qu)動能(neng)力的(de)(de)(de)，適合(he)于低(di)電(dian)(dian)(dian)(dian)壓(ya)、高開關頻(pin)(pin)率(lv)升(sheng)壓(ya)型DC－DC轉換器的(de)(de)(de)驅(qu)(qu)動電(dian)(dian)(dian)(dian)路(lu)(lu)(lu)(lu)。電(dian)(dian)(dian)(dian)路(lu)(lu)(lu)(lu)基于Samsung AHP615 BiCMOS工(gong)(gong)藝設(she)計(ji)并經(jing)過Hspice仿真驗證，在(zai)供(gong)電(dian)(dian)(dian)(dian)電(dian)(dian)(dian)(dian)壓(ya)1.5V ，負(fu)載(zai)電(dian)(dian)(dian)(dian)容為60pF時，工(gong)(gong)作頻(pin)(pin)率(lv)能(neng)夠達(da)到(dao)5MHz以上。
自舉升壓電路
自舉升(sheng)壓(ya)電路的原(yuan)(yuan)(yuan)理(li)圖(tu)(tu)如圖(tu)(tu)1所示。所謂的自舉升(sheng)壓(ya)原(yuan)(yuan)(yuan)理(li)就(jiu)是，在(zai)(zai)輸(shu)(shu)入端(duan)IN輸(shu)(shu)入一個方波信號，利用電容Cboot將A點(dian)電壓(ya)抬升(sheng)至(zhi)高(gao)(gao)于(yu)VDD的電平(ping)，這(zhe)樣就(jiu)可以在(zai)(zai)B端(duan)輸(shu)(shu)出一個與輸(shu)(shu)入信號反相(xiang)，且高(gao)(gao)電平(ping)高(gao)(gao)于(yu)VDD的方波信號。具體工作(zuo)原(yuan)(yuan)(yuan)理(li)如下。
當VIN為(wei)高電(dian)平(ping)(ping)時(shi)(shi)，NMOS管(guan)N1導(dao)通(tong)，PMOS管(guan)P1截止，C點電(dian)位為(wei)低電(dian)平(ping)(ping)。同時(shi)(shi)N2導(dao)通(tong)，P2的柵極(ji)電(dian)位為(wei)低電(dian)平(ping)(ping)，則P2導(dao)通(tong)。這就(jiu)使得此時(shi)(shi)A點電(dian)位約(yue)為(wei)VDD，電(dian)容Cboot兩端(duan)電(dian)壓UC≈VDD。由(you)于N3導(dao)通(tong)，P4截止，所以(yi)B點的電(dian)位為(wei)低電(dian)平(ping)(ping)。這段時(shi)(shi)間稱為(wei)預充電(dian)周期。
當(dang)VIN變為(wei)低電(dian)(dian)平時(shi)(shi)，NMOS管(guan)N1截(jie)止，PMOS管(guan)P1導(dao)通，C點電(dian)(dian)位為(wei)高(gao)電(dian)(dian)平，約為(wei)VDD。同時(shi)(shi)N2、N3截(jie)止，P3導(dao)通。這(zhe)使(shi)得P2的(de)柵極電(dian)(dian)位升高(gao)，P2截(jie)止。此(ci)時(shi)(shi)A點電(dian)(dian)位等于(yu)C點電(dian)(dian)位加上電(dian)(dian)容Cboot兩端(duan)電(dian)(dian)壓，約為(wei)2VDD。而且P4導(dao)通，因(yin)此(ci)B點輸出(chu)高(gao)電(dian)(dian)平，且高(gao)于(yu)VDD。這(zhe)段時(shi)(shi)間稱為(wei)自(zi)舉升壓周期。
實際上，B點電(dian)(dian)位與負載電(dian)(dian)容和電(dian)(dian)容Cboot的(de)大小有(you)關，可以根據設計(ji)需要調整。具(ju)體(ti)關系將在介紹(shao)電(dian)(dian)路具(ju)體(ti)設計(ji)時詳細討論。在圖(tu)(tu)2中給出(chu)了(le)輸入(ru)端IN電(dian)(dian)位與A、B兩點電(dian)(dian)位關系的(de)示意(yi)圖(tu)(tu)。
圖(tu)3中(zhong)給出了驅(qu)(qu)動電路(lu)(lu)的(de)(de)電路(lu)(lu)圖(tu)。驅(qu)(qu)動電路(lu)(lu)采用(yong)Totem輸(shu)出結構設計，上拉驅(qu)(qu)動管(guan)(guan)為(wei)(wei)(wei)NMOS管(guan)(guan)N4、晶(jing)體管(guan)(guan)Q1和PMOS管(guan)(guan)P5。下拉驅(qu)(qu)動管(guan)(guan)為(wei)(wei)(wei)NMOS管(guan)(guan)N5。圖(tu)中(zhong)CL為(wei)(wei)(wei)負載電容(rong)(rong)，Cpar為(wei)(wei)(wei)B點的(de)(de)寄生電容(rong)(rong)。虛(xu)線框內的(de)(de)電路(lu)(lu)為(wei)(wei)(wei)自舉升壓電路(lu)(lu)。
本驅動(dong)電路(lu)的(de)設(she)計思想(xiang)是，利用自(zi)舉升壓結(jie)構將上拉驅動(dong)管N4的(de)柵極（B點）電位抬升，使(shi)(shi)得UB>VDD+VTH ，則NMOS管N4工(gong)作在線性區(qu)，使(shi)(shi)得VDSN4 大大減小(xiao)，最終(zhong)可以(yi)實現驅動(dong)輸(shu)出高電平(ping)達到VDD。而在輸(shu)出低(di)電平(ping)時(shi)，下拉驅動(dong)管本身就工(gong)作在線性區(qu)，可以(yi)保(bao)證輸(shu)出低(di)電平(ping)位GND。因此(ci)無需增加自(zi)舉電路(lu)也能達到設(she)計要求。
考慮到此(ci)驅動電(dian)(dian)路應用于(yu)升壓型DC－DC轉換器的開(kai)關管(guan)驅動，負(fu)載電(dian)(dian)容(rong)CL很大，一般能達(da)到幾十皮法，還需要進(jin)一步增(zeng)加輸(shu)出電(dian)(dian)流(liu)能力，因此(ci)增(zeng)加了晶體(ti)管(guan)Q1作為(wei)(wei)上(shang)拉(la)驅動管(guan)。這樣在輸(shu)入(ru)端由(you)高(gao)電(dian)(dian)平變為(wei)(wei)低電(dian)(dian)平時，Q1導通，由(you)N4、Q1同時提供電(dian)(dian)流(liu)，OUT端電(dian)(dian)位迅速上(shang)升，當(dang)OUT端電(dian)(dian)位上(shang)升到VDD－VBE時，Q1截(jie)止，N4繼續(xu)提供電(dian)(dian)流(liu)對負(fu)載電(dian)(dian)容(rong)充電(dian)(dian)，直到OUT端電(dian)(dian)壓達(da)到VDD。
在OUT端(duan)為高(gao)(gao)電(dian)平(ping)期間，A點電(dian)位(wei)會(hui)由于電(dian)容Cboot 上的(de)電(dian)荷泄漏等原因而(er)下(xia)降(jiang)。這會(hui)使(shi)得B點電(dian)位(wei)下(xia)降(jiang)，N4的(de)導(dao)通性下(xia)降(jiang)。同時由于同樣的(de)原因，OUT端(duan)電(dian)位(wei)也會(hui)有所(suo)下(xia)降(jiang)，使(shi)輸出高(gao)(gao)電(dian)平(ping)不能保持在VDD。為了防(fang)止這種現(xian)象的(de)出現(xian)，又增加了PMOS管(guan)P5作為上拉驅動管(guan)，用(yong)來補充OUT端(duan)CL的(de)泄漏電(dian)荷，維(wei)持OUT端(duan)在整個導(dao)通周期內(nei)為高(gao)(gao)電(dian)平(ping)。
驅動電路的傳輸特性瞬態響應在圖4中給出。其中（a）為上升沿瞬態響應，（b）為下降沿瞬態響應。從圖4中可以看出，驅動電路上升沿明顯分為了三個部分，分別對應三個上拉驅動管起主導作用的時期。1階段為Q1、N4共同作用，輸出電壓迅速抬升，2階段為N4起主導作，使輸出電平達到VDD，3階段為P5起主導作用，維持輸出高電平為VDD。而且還可以縮短上升時間，下降時間滿足工作頻率在兆赫茲級以上的要求。
需要注意的問題及仿真結果
電容Cboot的大小的確定
Cboot的最小值可以按照以下方法確定。在預充電周期內，電容Cboot 上的電荷為VDDCboot 。在A點的寄生電容（計為CA）上的電荷為VDDCA。因此在預充電周期內，A點的總電荷為
Q_{A1}=V_{DD}C_{boot}+V_{DD}C_{A} （1）
B點電位為GND，因此在B點的寄生電容Cpar上的電荷為0。
在自舉升壓周期，為了使OUT端電壓達到VDD，B點電位最低為VB＝VDD+Vthn。因此在B點的寄生電容Cpar上的電荷為
Q_{B}=(V_{DD}+V_{thn})Cpar （2）
忽略MOS管P4源漏兩端壓降，此時Cboot上的電荷為VthnCboot ，A點寄生電容CA的電荷為（VDD+Vthn）CA。A點的總電荷為
QA2=V_{thn}C_{BOOT}+(V_{DD}+V_{thn})C_{A} （3）
同時根據電荷守恒又有
Q_{B}=Q_{A}-Q_{A2} （4）
綜合式（1）～（4）可得
C_{boot}=frac{V_{DD}+V_{thn}}{v_{DD}-v_{thn}}Cpar+frac{v_{thn}}{v_{DD}-v_{thn}}C_{A}=frac{V_{B}}{v_{DD}-v_{thn}}Cpar+frac{V_{thn}}{v_{DD}-v_{thn}}C_{A} （5）
從式（5）中可以看出，Cboot隨輸入電壓變小而變大，并且隨B點電壓VB變大而變大。而B點電壓直接影響N4的導通電阻，也就影響驅動電路的上升時間。因此在實際設計時，Cboot的取值要大于式（5）的計算結果，這樣可以提高B點電壓，降低N4導通電阻，減小驅動電路的上升時間。
P2、P4的尺寸問題
將公式（5）重新整理后得：
V_{B}=({V_{DD}-V_{thn})frac{C_{boot}}{Cpar}-V_{thn}frac{C_{A}}{Cpar} （6）
從式（6）中可以看出在自舉升壓周期內， A、B兩點的寄生電容使得B點電位降低。在實際設計時為了得到合適的B點電位，除了增加Cboot大小外，要盡量減小A、B兩點的寄生電容。 在設計時，預充電PMOS管P2的尺寸盡可能的取小，以減小寄生電容CA。而對于B點的寄生電容Cpar來說，主要是上拉驅動管N4的柵極寄生電容，MOS管P4、N3的源漏極寄生電容只占一小部分。我們在前面的分析中忽略了P4的源漏電壓，因此設計時就要盡量的加大P4的寬長比，使其在自舉升壓周期內的源漏電壓很小可以忽略。但是P4的尺寸以不能太大，要保證P4的源極寄生電容遠遠小于上拉驅動管N4的柵極寄生電容。
阱電位問題
如圖3所示，PMOS器件P2、P3、P4的N-well連接到了自舉升壓節點A上。這樣做的目的是，在自舉升壓周期內，防止他們的源/漏--阱結導通。而且這還可以防止在源/漏--阱正偏時產生由寄生SRC引起的閂鎖現象。
上拉驅動管N4的阱偏置電位要接到它的源極，最好不要直接接地。這樣做的目的是消除襯底偏置效應對N4的影響。
Hspice仿真驗證結果
驅動電路基于Samsung AHP615 BiCMOS工藝設計并經過Hspice仿真驗證。在表1中給出了電路在不同工作電壓、不同負載條件下的上升時間tr和下降時間tf 的仿真結果。在圖5中給了電路工作在輸入電壓1.5V、工作頻率為5MHz、負載電容60pF條件下的輸出波形。
結合表1和圖5可(ke)(ke)以看出，此驅(qu)動電(dian)路能夠(gou)在工(gong)作(zuo)電(dian)壓(ya)為1.5V，工(gong)作(zuo)頻率(lv)為5MHz，并且負(fu)載電(dian)容高(gao)達60pF的條件下正常工(gong)作(zuo)。它(ta)可(ke)(ke)以應(ying)用于低電(dian)壓(ya)、高(gao)工(gong)作(zuo)頻率(lv)的DC－DC轉換器中作(zuo)為開(kai)關管(guan)的驅(qu)動電(dian)路。
結論
本(ben)文采用自舉升壓電路(lu)(lu)(lu)，設計了一種(zhong)BiCMOS Totem結構(gou)的(de)驅(qu)動電路(lu)(lu)(lu)。該電路(lu)(lu)(lu)基于Samsung AHP615 BiCMOS工藝設計，可在1.5V電壓供電條件下正常工作，而且在負載(zai)電容(rong)為(wei)60pF的(de)條件下，工作頻率可達5MHz以上。
