一、MOS管驅動電路綜述
在(zai)使(shi)用MOS管設(she)計開(kai)關電(dian)(dian)(dian)源或者馬達(da)驅動電(dian)(dian)(dian)路的時候，大部分人都會考(kao)慮(lv)MOS的導通(tong)電(dian)(dian)(dian)阻，最大電(dian)(dian)(dian)壓等(deng)，最大電(dian)(dian)(dian)流等(deng)，也(ye)有很多人僅僅考(kao)慮(lv)這些因素。這樣的電(dian)(dian)(dian)路也(ye)許是(shi)可(ke)以工作的，但(dan)并(bing)不是(shi)優秀的，作為(wei)正式的產品設(she)計也(ye)是(shi)不允許的。
1、MOS管(guan)種類和結構
MOSFET管是(shi)FET的(de)一種(zhong)（另一種(zhong)是(shi)JFET），可以被制(zhi)造成增(zeng)強型或(huo)(huo)耗盡型，P溝道(dao)或(huo)(huo)N溝道(dao)共4種(zhong)類型，但(dan)實際應用的(de)只有增(zeng)強型的(de)N溝道(dao)MOS管和增(zeng)強型的(de)P溝道(dao)MOS管，所以通常提到NMOS，或(huo)(huo)者PMOS指(zhi)的(de)就是(shi)這兩(liang)種(zhong)。
至于為什么不使用(yong)耗盡型的(de)MOS管(guan)，不建議(yi)刨根問(wen)底。
對于這兩種增(zeng)強型MOS管，比較常用的是(shi)NMOS。原因(yin)是(shi)導通電阻(zu)小，且(qie)容易制(zhi)造(zao)。所以開關(guan)電源和馬達驅動的應用中(zhong)，一般(ban)都用NMOS。下面的介(jie)紹中(zhong)，也(ye)多以NMOS為主。
MOS管(guan)的三個管(guan)腳之間有寄(ji)生電容(rong)存在，這不是我(wo)們(men)需要的，而(er)是由于制造工藝(yi)限制產生的。寄(ji)生電容(rong)的存在使得在設計或選擇驅(qu)動電路(lu)的時候要麻煩(fan)一些，但沒(mei)有辦(ban)法(fa)避免，后邊再(zai)詳細介(jie)紹。
在(zai)(zai)MOS管(guan)(guan)原(yuan)理圖上可以看到，漏極和源極之間有一個寄生二(er)極管(guan)(guan)。這個叫體二(er)極管(guan)(guan)，在(zai)(zai)驅動感性負載(zai)（如馬達(da)），這個二(er)極管(guan)(guan)很重要。順便說一句，體二(er)極管(guan)(guan)只在(zai)(zai)單個的MOS管(guan)(guan)中存在(zai)(zai)，在(zai)(zai)集成電路(lu)芯片(pian)內部通常(chang)是沒有的。
2、MOS管導通特性
導通的意思(si)是作為開(kai)關，相當(dang)于開(kai)關閉(bi)合。
NMOS的特性，Vgs大(da)于一定的值就會(hui)導通，適(shi)合用于源極接(jie)地時的情況（低端(duan)驅動），只要柵(zha)極電壓達到4V或10V就可(ke)以了。
PMOS的(de)特性，Vgs小于(yu)(yu)一定的(de)值就會導通(tong)，適合用于(yu)(yu)源極接VCC時(shi)的(de)情況(kuang)（高(gao)端(duan)(duan)驅動）。但是，雖然(ran)PMOS可以很方便地用作高(gao)端(duan)(duan)驅動，但由于(yu)(yu)導通(tong)電(dian)阻大(da)，價格貴，替換種(zhong)類(lei)少等原因，在高(gao)端(duan)(duan)驅動中，通(tong)常還是使用NMOS。
3、MOS開(kai)關管損失(shi)
不管是NMOS還是PMOS，導(dao)通(tong)(tong)(tong)(tong)后都有導(dao)通(tong)(tong)(tong)(tong)電(dian)阻存在(zai)，這(zhe)樣電(dian)流就(jiu)會在(zai)這(zhe)個電(dian)阻上(shang)消(xiao)耗能量，這(zhe)部分消(xiao)耗的能量叫做導(dao)通(tong)(tong)(tong)(tong)損(sun)耗。選擇(ze)導(dao)通(tong)(tong)(tong)(tong)電(dian)阻小(xiao)的MOS管會減小(xiao)導(dao)通(tong)(tong)(tong)(tong)損(sun)耗。現在(zai)的小(xiao)功率MOS管導(dao)通(tong)(tong)(tong)(tong)電(dian)阻一(yi)般在(zai)幾十毫歐(ou)左右，幾毫歐(ou)的也(ye)有。
MOS在(zai)導通和截止的(de)(de)時候(hou)，一(yi)定(ding)不是在(zai)瞬間(jian)完成的(de)(de)。MOS兩端的(de)(de)電(dian)壓有一(yi)個下降的(de)(de)過程，流過的(de)(de)電(dian)流有一(yi)個上(shang)升(sheng)的(de)(de)過程，在(zai)這段時間(jian)內，MOS管的(de)(de)損(sun)(sun)失(shi)是電(dian)壓和電(dian)流的(de)(de)乘積，叫(jiao)做開(kai)關(guan)(guan)損(sun)(sun)失(shi)。通常開(kai)關(guan)(guan)損(sun)(sun)失(shi)比導通損(sun)(sun)失(shi)大得(de)多(duo)，而(er)且開(kai)關(guan)(guan)頻(pin)率(lv)越快，損(sun)(sun)失(shi)也(ye)越大。
導通瞬間(jian)(jian)電(dian)(dian)壓和電(dian)(dian)流的(de)乘(cheng)積很大(da)，造(zao)成的(de)損失(shi)也(ye)就很大(da)。縮(suo)短開關(guan)(guan)時間(jian)(jian)，可(ke)(ke)以減小每(mei)次導通時的(de)損失(shi)；降低開關(guan)(guan)頻率，可(ke)(ke)以減小單位(wei)時間(jian)(jian)內的(de)開關(guan)(guan)次數。這兩種辦法都(dou)可(ke)(ke)以減小開關(guan)(guan)損失(shi)。
4、MOS管驅動(dong)
跟雙極性晶體管相(xiang)比，一般(ban)認(ren)為使MOS管導(dao)通不(bu)需要電流，只要GS電壓高于一定的值，就可以了。這個很容易做到，但是，我們還需要速度(du)。
在MOS管(guan)的結構中(zhong)可以看到，在GS，GD之間(jian)(jian)(jian)存在寄生電(dian)容，而MOS管(guan)的驅(qu)(qu)動，實際上就是對(dui)(dui)電(dian)容的充(chong)(chong)放電(dian)。對(dui)(dui)電(dian)容的充(chong)(chong)電(dian)需要(yao)一個電(dian)流，因為對(dui)(dui)電(dian)容充(chong)(chong)電(dian)瞬(shun)間(jian)(jian)(jian)可以把電(dian)容看成短路，所以瞬(shun)間(jian)(jian)(jian)電(dian)流會比較大。選擇/設計(ji)MOS管(guan)驅(qu)(qu)動時第一要(yao)注意(yi)的是可提供瞬(shun)間(jian)(jian)(jian)短路電(dian)流的大小(xiao)。
第二注意的(de)(de)是(shi)(shi)，普遍用(yong)于高端驅(qu)動的(de)(de)NMOS，導通時需要(yao)(yao)是(shi)(shi)柵極(ji)(ji)電(dian)壓(ya)大(da)于源(yuan)極(ji)(ji)電(dian)壓(ya)。而高端驅(qu)動的(de)(de)MOS管(guan)導通時源(yuan)極(ji)(ji)電(dian)壓(ya)與(yu)漏極(ji)(ji)電(dian)壓(ya)（VCC）相同(tong)，所(suo)以(yi)這時柵極(ji)(ji)電(dian)壓(ya)要(yao)(yao)比VCC大(da)4V或10V。如果在(zai)同(tong)一個系統(tong)里，要(yao)(yao)得到比VCC大(da)的(de)(de)電(dian)壓(ya)，就要(yao)(yao)專門(men)的(de)(de)升壓(ya)電(dian)路了(le)。很多馬達驅(qu)動器都集成了(le)電(dian)荷泵，要(yao)(yao)注意的(de)(de)是(shi)(shi)應(ying)該選(xuan)擇合適的(de)(de)外接電(dian)容，以(yi)得到足夠的(de)(de)短路電(dian)流去驅(qu)動MOS管(guan)。
上(shang)邊說的(de)4V或10V是常用(yong)的(de)MOS管(guan)的(de)導通電壓(ya)(ya)，設計時(shi)當然需要有一(yi)(yi)定的(de)余量。而且電壓(ya)(ya)越高，導通速(su)度越快，導通電阻(zu)也(ye)越小。現在(zai)也(ye)有導通電壓(ya)(ya)更小的(de)MOS管(guan)用(yong)在(zai)不同的(de)領域里，但在(zai)12V汽車電子系統(tong)里，一(yi)(yi)般4V導通就夠(gou)用(yong)了(le)。
MOS管的驅(qu)動電路及其損失，可以(yi)參(can)考Microchip公司的AN799 Matching MOSFET Drivers to MOSFETs。講述得很(hen)詳細，所以(yi)不打算多寫了。
5、MOS管應用電路
MOS管最(zui)顯著的(de)特性是開關(guan)(guan)特性好，所以被廣泛(fan)應用(yong)在需要(yao)電(dian)子開關(guan)(guan)的(de)電(dian)路中，常見的(de)如(ru)開關(guan)(guan)電(dian)源和(he)馬達驅動，也有(you)照明(ming)調(diao)光。
二、現在的MOS驅動，有幾個特別的應用
1、低壓應(ying)用
當使用(yong)(yong)5V電源，這時(shi)候如果使用(yong)(yong)傳統(tong)的(de)圖騰柱結構，由于三極(ji)管的(de)be有0.7V左右的(de)壓(ya)降(jiang)，導致實際最終加在gate上(shang)的(de)電壓(ya)只有4.3V。這時(shi)候，我們選用(yong)(yong)標(biao)稱gate電壓(ya)4.5V的(de)MOS管就存在一(yi)定的(de)風險(xian)。
同(tong)樣的(de)問題也發生在使用3V或者其(qi)他(ta)低壓電源的(de)場合(he)。
2、寬電壓應用
輸入電(dian)(dian)壓(ya)并不是(shi)一個固定(ding)(ding)值(zhi)，它會隨(sui)著時間或者其他因素而變(bian)動(dong)。這個變(bian)動(dong)導致PWM電(dian)(dian)路(lu)提供給MOS管(guan)的驅(qu)動(dong)電(dian)(dian)壓(ya)是(shi)不穩定(ding)(ding)的。
為(wei)了(le)讓MOS管在高gate電(dian)(dian)壓下安(an)全，很多MOS管內置了(le)穩壓管強行限制(zhi)gate電(dian)(dian)壓的幅(fu)值。在這種情況下，當提(ti)供(gong)的驅動電(dian)(dian)壓超過穩壓管的電(dian)(dian)壓，就(jiu)會(hui)引起較大的靜態(tai)功耗。
同時，如果(guo)簡單的用電(dian)(dian)(dian)阻分壓(ya)的原(yuan)理(li)降(jiang)低(di)gate電(dian)(dian)(dian)壓(ya)，就會(hui)出現輸入電(dian)(dian)(dian)壓(ya)比較高的時候，MOS管工作良(liang)好，而輸入電(dian)(dian)(dian)壓(ya)降(jiang)低(di)的時候gate電(dian)(dian)(dian)壓(ya)不(bu)足，引起(qi)導通不(bu)夠徹底，從而增(zeng)加功耗。
3、雙電壓應用
在一些控(kong)制(zhi)電(dian)(dian)路(lu)中，邏輯部分(fen)使用(yong)典型的5V或(huo)者(zhe)3.3V數字電(dian)(dian)壓(ya)，而功率部分(fen)使用(yong)12V甚(shen)至更高的電(dian)(dian)壓(ya)。兩個(ge)電(dian)(dian)壓(ya)采用(yong)共地方式連接。
這(zhe)就(jiu)提(ti)出一(yi)個要求，需要使用(yong)一(yi)個電路(lu)，讓低壓(ya)側(ce)(ce)能夠有效(xiao)的控制高(gao)壓(ya)側(ce)(ce)的MOS管，同(tong)時高(gao)壓(ya)側(ce)(ce)的MOS管也同(tong)樣(yang)會面對1和2中(zhong)提(ti)到的問題(ti)。
在這三(san)種情況下，圖(tu)騰柱(zhu)結(jie)構(gou)無法(fa)滿足輸出要(yao)求，而很(hen)多(duo)現(xian)成的MOS驅動IC，似乎也(ye)沒有包(bao)含(han)gate電壓限(xian)制的結(jie)構(gou)。
三、相對通用的電路
電路圖如下：
圖(tu)1 用于NMOS的驅動電路(lu)
圖2 用于PMOS的驅動電路(lu)
這里只針(zhen)對NMOS驅動電路做一(yi)個簡單分(fen)析：
Vl和(he)Vh分(fen)別是低端和(he)高端的(de)電源，兩個(ge)電壓可以是相同的(de)，但(dan)是Vl不應該超過Vh。
Q1和(he)Q2組(zu)成了(le)一(yi)個反置的圖騰(teng)柱，用來實現(xian)隔(ge)離(li)，同時確保兩只驅動(dong)管(guan)Q3和(he)Q4不會(hui)同時導通。
R2和R3提供了PWM電壓基(ji)準，通過改變這個基(ji)準，可以讓電路工作在(zai)PWM信號(hao)波形(xing)比(bi)較陡直的位(wei)置。
Q3和Q4用來提供驅(qu)動電(dian)流，由(you)于(yu)(yu)導(dao)通(tong)的時(shi)候(hou)，Q3和Q4相對Vh和GND最低都只(zhi)有一(yi)個Vce的壓降，這(zhe)個壓降通(tong)常只(zhi)有0.3V左右，大大低于(yu)(yu)0.7V的Vce。
R5和R6是(shi)反(fan)饋電阻(zu)，用于(yu)對gate電壓(ya)進(jin)行采樣，采樣后的電壓(ya)通(tong)過Q5對Q1和Q2的基極產生(sheng)一個(ge)強烈的負(fu)反(fan)饋，從而把gate電壓(ya)限制(zhi)在一個(ge)有限的數值。這個(ge)數值可以(yi)通(tong)過R5和R6來調節。
最(zui)后，R1提(ti)供了(le)(le)對(dui)(dui)Q3和Q4的(de)(de)基(ji)極電(dian)流限(xian)制，R4提(ti)供了(le)(le)對(dui)(dui)MOS管的(de)(de)gate電(dian)流限(xian)制，也就是Q3和Q4的(de)(de)Ice的(de)(de)限(xian)制。必要的(de)(de)時候(hou)可(ke)以在R4上面并聯(lian)加(jia)速(su)電(dian)容(rong)。
這個電(dian)路提供了如下的特性(xing)：
1，用(yong)低端電壓和PWM驅動(dong)高端MOS管。
2，用小幅度的(de)PWM信號驅(qu)動高gate電壓需求的(de)MOS管(guan)。
3，gate電壓的峰(feng)值(zhi)限制
4，輸入和輸出的電流限制(zhi)
5，通過使用合適的電阻，可以達(da)到很(hen)低的功耗(hao)。
6，PWM信號反(fan)相。NMOS并(bing)不需要這個特(te)性(xing)，可以通過(guo)前置一個反(fan)相器(qi)來解決。
在(zai)設(she)(she)計便攜式設(she)(she)備和無線(xian)產品時，提高產品性(xing)能、延長(chang)電(dian)池工作(zuo)時間是設(she)(she)計人員需要(yao)面對的兩個問題。DC-DC轉換(huan)器具有效(xiao)率高、輸出電(dian)流(liu)(liu)大、靜態電(dian)流(liu)(liu)小(xiao)等優(you)點，非常適用于為便攜式設(she)(she)備供電(dian)。目前DC-DC轉換(huan)器設(she)(she)計技術發展主要(yao)趨(qu)勢有：
（1）高(gao)頻(pin)化技術(shu)：隨著開(kai)關(guan)(guan)頻(pin)率(lv)(lv)(lv)的提高(gao)，開(kai)關(guan)(guan)變(bian)換器的體積也(ye)隨之(zhi)減小，功率(lv)(lv)(lv)密度也(ye)得到(dao)大幅提升，動態(tai)響應得到(dao)改善。小功率(lv)(lv)(lv)DC-DC轉(zhuan)換器的開(kai)關(guan)(guan)頻(pin)率(lv)(lv)(lv)將上(shang)升到(dao)兆(zhao)赫級。
（2）低(di)(di)輸出電(dian)(dian)壓(ya)技術(shu)：隨著半導(dao)體制造技術(shu)的(de)(de)不斷發展(zhan)，微(wei)處理器(qi)(qi)和便(bian)攜(xie)式(shi)電(dian)(dian)子(zi)設備的(de)(de)工作電(dian)(dian)壓(ya)越來(lai)越低(di)(di)，這就要(yao)求未來(lai)的(de)(de)DC-DC變換器(qi)(qi)能夠(gou)提供低(di)(di)輸出電(dian)(dian)壓(ya)以適應微(wei)處理器(qi)(qi)和便(bian)攜(xie)式(shi)電(dian)(dian)子(zi)設備的(de)(de)要(yao)求。
這些技術(shu)的(de)(de)(de)發展對電(dian)(dian)(dian)源(yuan)(yuan)芯片(pian)電(dian)(dian)(dian)路(lu)(lu)(lu)的(de)(de)(de)設(she)計(ji)提出了更高(gao)的(de)(de)(de)要求。首(shou)先，隨著開關(guan)頻(pin)率(lv)的(de)(de)(de)不斷提高(gao)，對于(yu)開關(guan)元(yuan)件的(de)(de)(de)性能提出了很(hen)高(gao)的(de)(de)(de)要求，同時必須(xu)具有相(xiang)應的(de)(de)(de)開關(guan)元(yuan)件驅動電(dian)(dian)(dian)路(lu)(lu)(lu)以保(bao)證開關(guan)元(yuan)件在高(gao)達兆赫級的(de)(de)(de)開關(guan)頻(pin)率(lv)下正(zheng)常工(gong)作。其次，對于(yu)電(dian)(dian)(dian)池供電(dian)(dian)(dian)的(de)(de)(de)便攜式電(dian)(dian)(dian)子設(she)備來說，電(dian)(dian)(dian)路(lu)(lu)(lu)的(de)(de)(de)工(gong)作電(dian)(dian)(dian)壓(ya)低（以鋰電(dian)(dian)(dian)池為例，工(gong)作電(dian)(dian)(dian)壓(ya)2.5～3.6V），因此，電(dian)(dian)(dian)源(yuan)(yuan)芯片(pian)的(de)(de)(de)工(gong)作電(dian)(dian)(dian)壓(ya)較低。
MOS管具(ju)有很低(di)的(de)導通電(dian)(dian)阻，消耗能量較低(di)，在目前流行的(de)高效(xiao)DC－DC芯(xin)片中(zhong)多采用MOS管作為功率開(kai)(kai)關。但是(shi)由于MOS管的(de)寄(ji)生電(dian)(dian)容大，一(yi)般情況下NMOS開(kai)(kai)關管的(de)柵極電(dian)(dian)容高達幾十皮法(fa)。這對于設(she)計(ji)高工作頻(pin)率DC－DC轉換(huan)器開(kai)(kai)關管驅動(dong)電(dian)(dian)路的(de)設(she)計(ji)提(ti)出了更高的(de)要求。
在(zai)低電(dian)(dian)(dian)(dian)壓(ya)ULSI設計中有多種(zhong)CMOS、BiCMOS采(cai)用自(zi)舉升壓(ya)結構的(de)(de)邏輯電(dian)(dian)(dian)(dian)路(lu)(lu)和作(zuo)(zuo)為大容(rong)性負載(zai)的(de)(de)驅動(dong)電(dian)(dian)(dian)(dian)路(lu)(lu)。這些電(dian)(dian)(dian)(dian)路(lu)(lu)能(neng)(neng)夠(gou)在(zai)低于1V電(dian)(dian)(dian)(dian)壓(ya)供電(dian)(dian)(dian)(dian)條(tiao)件下(xia)正常(chang)工作(zuo)(zuo)，并(bing)且能(neng)(neng)夠(gou)在(zai)負載(zai)電(dian)(dian)(dian)(dian)容(rong)1～2pF的(de)(de)條(tiao)件下(xia)工作(zuo)(zuo)頻(pin)率能(neng)(neng)夠(gou)達(da)到幾(ji)十兆(zhao)(zhao)甚至上(shang)百兆(zhao)(zhao)赫茲。本文正是采(cai)用了自(zi)舉升壓(ya)電(dian)(dian)(dian)(dian)路(lu)(lu)，設計了一種(zhong)具有大負載(zai)電(dian)(dian)(dian)(dian)容(rong)驅動(dong)能(neng)(neng)力的(de)(de)，適合(he)于低電(dian)(dian)(dian)(dian)壓(ya)、高開關頻(pin)率升壓(ya)型DC－DC轉換器的(de)(de)驅動(dong)電(dian)(dian)(dian)(dian)路(lu)(lu)。電(dian)(dian)(dian)(dian)路(lu)(lu)基(ji)于Samsung AHP615 BiCMOS工藝設計并(bing)經過Hspice仿真驗證，在(zai)供電(dian)(dian)(dian)(dian)電(dian)(dian)(dian)(dian)壓(ya)1.5V ，負載(zai)電(dian)(dian)(dian)(dian)容(rong)為60pF時，工作(zuo)(zuo)頻(pin)率能(neng)(neng)夠(gou)達(da)到5MHz以上(shang)。
自舉升壓電路
自舉升壓電路的(de)原(yuan)(yuan)理(li)(li)圖如(ru)(ru)圖1所示。所謂(wei)的(de)自舉升壓原(yuan)(yuan)理(li)(li)就是，在輸入端IN輸入一(yi)個(ge)方波信(xin)號(hao)，利用(yong)電容Cboot將A點(dian)電壓抬升至高(gao)于VDD的(de)電平，這樣就可以(yi)在B端輸出一(yi)個(ge)與輸入信(xin)號(hao)反相，且高(gao)電平高(gao)于VDD的(de)方波信(xin)號(hao)。具體工作原(yuan)(yuan)理(li)(li)如(ru)(ru)下。
當VIN為(wei)高電平(ping)時(shi)，NMOS管(guan)N1導通(tong)，PMOS管(guan)P1截止(zhi)，C點(dian)(dian)電位(wei)為(wei)低電平(ping)。同時(shi)N2導通(tong)，P2的柵極電位(wei)為(wei)低電平(ping)，則(ze)P2導通(tong)。這(zhe)就使(shi)得此時(shi)A點(dian)(dian)電位(wei)約(yue)為(wei)VDD，電容Cboot兩端電壓UC≈VDD。由于N3導通(tong)，P4截止(zhi)，所以B點(dian)(dian)的電位(wei)為(wei)低電平(ping)。這(zhe)段時(shi)間稱為(wei)預(yu)充電周期(qi)。
當VIN變(bian)為低電(dian)(dian)(dian)平時(shi)，NMOS管N1截(jie)止，PMOS管P1導(dao)通，C點電(dian)(dian)(dian)位(wei)為高(gao)電(dian)(dian)(dian)平，約(yue)為VDD。同時(shi)N2、N3截(jie)止，P3導(dao)通。這使得(de)P2的柵極電(dian)(dian)(dian)位(wei)升高(gao)，P2截(jie)止。此(ci)時(shi)A點電(dian)(dian)(dian)位(wei)等于C點電(dian)(dian)(dian)位(wei)加(jia)上電(dian)(dian)(dian)容Cboot兩端電(dian)(dian)(dian)壓，約(yue)為2VDD。而且(qie)P4導(dao)通，因此(ci)B點輸(shu)出高(gao)電(dian)(dian)(dian)平，且(qie)高(gao)于VDD。這段時(shi)間稱為自(zi)舉(ju)升壓周(zhou)期。
實際上，B點電(dian)(dian)(dian)位與負載電(dian)(dian)(dian)容和(he)電(dian)(dian)(dian)容Cboot的大小有關，可(ke)以根(gen)據設(she)(she)計(ji)需要調整。具(ju)體關系將在介紹電(dian)(dian)(dian)路具(ju)體設(she)(she)計(ji)時(shi)詳(xiang)細(xi)討論。在圖2中給出了輸入端IN電(dian)(dian)(dian)位與A、B兩(liang)點電(dian)(dian)(dian)位關系的示(shi)意圖。
圖(tu)3中給出(chu)了驅動(dong)(dong)電(dian)路(lu)的(de)電(dian)路(lu)圖(tu)。驅動(dong)(dong)電(dian)路(lu)采用(yong)Totem輸出(chu)結構設計，上拉驅動(dong)(dong)管(guan)為NMOS管(guan)N4、晶體管(guan)Q1和(he)PMOS管(guan)P5。下(xia)拉驅動(dong)(dong)管(guan)為NMOS管(guan)N5。圖(tu)中CL為負載電(dian)容(rong)，Cpar為B點的(de)寄生電(dian)容(rong)。虛線框(kuang)內的(de)電(dian)路(lu)為自舉升壓電(dian)路(lu)。
本(ben)驅動電(dian)路的(de)設計思想是(shi)，利用自舉升(sheng)(sheng)壓結構(gou)將上(shang)拉驅動管N4的(de)柵極（B點）電(dian)位(wei)抬(tai)升(sheng)(sheng)，使(shi)得UB>VDD+VTH ，則NMOS管N4工作(zuo)(zuo)在線(xian)性區，使(shi)得VDSN4 大大減(jian)小，最終(zhong)可(ke)以實(shi)現(xian)驅動輸出(chu)高電(dian)平(ping)達到(dao)VDD。而在輸出(chu)低電(dian)平(ping)時，下拉驅動管本(ben)身(shen)就工作(zuo)(zuo)在線(xian)性區，可(ke)以保證輸出(chu)低電(dian)平(ping)位(wei)GND。因此無需增加自舉電(dian)路也能達到(dao)設計要求。
考慮(lv)到(dao)此(ci)(ci)驅動電(dian)(dian)(dian)路應(ying)用于升(sheng)壓(ya)型DC－DC轉換器的開關管(guan)驅動，負載電(dian)(dian)(dian)容(rong)CL很大，一般能達到(dao)幾十皮法，還需要進一步(bu)增加輸(shu)出電(dian)(dian)(dian)流能力，因此(ci)(ci)增加了晶體管(guan)Q1作(zuo)為(wei)上拉驅動管(guan)。這樣在輸(shu)入端(duan)由高電(dian)(dian)(dian)平變為(wei)低電(dian)(dian)(dian)平時，Q1導通，由N4、Q1同時提供(gong)電(dian)(dian)(dian)流，OUT端(duan)電(dian)(dian)(dian)位迅速上升(sheng)，當OUT端(duan)電(dian)(dian)(dian)位上升(sheng)到(dao)VDD－VBE時，Q1截止(zhi)，N4繼續提供(gong)電(dian)(dian)(dian)流對負載電(dian)(dian)(dian)容(rong)充(chong)電(dian)(dian)(dian)，直到(dao)OUT端(duan)電(dian)(dian)(dian)壓(ya)達到(dao)VDD。
在(zai)OUT端(duan)為(wei)高電(dian)平期(qi)間，A點電(dian)位(wei)會(hui)(hui)由于電(dian)容Cboot 上的(de)電(dian)荷泄漏等(deng)原因(yin)而下降(jiang)(jiang)。這會(hui)(hui)使(shi)(shi)得(de)B點電(dian)位(wei)下降(jiang)(jiang)，N4的(de)導通(tong)性下降(jiang)(jiang)。同時由于同樣(yang)的(de)原因(yin)，OUT端(duan)電(dian)位(wei)也會(hui)(hui)有所下降(jiang)(jiang)，使(shi)(shi)輸出高電(dian)平不能保持在(zai)VDD。為(wei)了防止這種現(xian)象的(de)出現(xian)，又增加了PMOS管P5作(zuo)為(wei)上拉(la)驅動管，用來補充OUT端(duan)CL的(de)泄漏電(dian)荷，維持OUT端(duan)在(zai)整個導通(tong)周(zhou)期(qi)內(nei)為(wei)高電(dian)平。
驅動電路的傳輸特性瞬態響應在圖4中給出。其中（a）為上升沿瞬態響應，（b）為下降沿瞬態響應。從圖4中可以看出，驅動電路上升沿明顯分為了三個部分，分別對應三個上拉驅動管起主導作用的時期。1階段為Q1、N4共同作用，輸出電壓迅速抬升，2階段為N4起主導作，使輸出電平達到VDD，3階段為P5起主導作用，維持輸出高電平為VDD。而且還可以縮短上升時間，下降時間滿足工作頻率在兆赫茲級以上的要求。
需要注意的問題及仿真結果
電容Cboot的大小的確定
Cboot的最小值可以按照以下方法確定。在預充電周期內，電容Cboot 上的電荷為VDDCboot 。在A點的寄生電容（計為CA）上的電荷為VDDCA。因此在預充電周期內，A點的總電荷為
Q_{A1}=V_{DD}C_{boot}+V_{DD}C_{A} （1）
B點電位為GND，因此在B點的寄生電容Cpar上的電荷為0。
在自舉升壓周期，為了使OUT端電壓達到VDD，B點電位最低為VB＝VDD+Vthn。因此在B點的寄生電容Cpar上的電荷為
Q_{B}=(V_{DD}+V_{thn})Cpar （2）
忽略MOS管P4源漏兩端壓降，此時Cboot上的電荷為VthnCboot ，A點寄生電容CA的電荷為（VDD+Vthn）CA。A點的總電荷為
QA2=V_{thn}C_{BOOT}+(V_{DD}+V_{thn})C_{A} （3）
同時根據電荷守恒又有
Q_{B}=Q_{A}-Q_{A2} （4）
綜合式（1）～（4）可得
C_{boot}=frac{V_{DD}+V_{thn}}{v_{DD}-v_{thn}}Cpar+frac{v_{thn}}{v_{DD}-v_{thn}}C_{A}=frac{V_{B}}{v_{DD}-v_{thn}}Cpar+frac{V_{thn}}{v_{DD}-v_{thn}}C_{A} （5）
從式（5）中可以看出，Cboot隨輸入電壓變小而變大，并且隨B點電壓VB變大而變大。而B點電壓直接影響N4的導通電阻，也就影響驅動電路的上升時間。因此在實際設計時，Cboot的取值要大于式（5）的計算結果，這樣可以提高B點電壓，降低N4導通電阻，減小驅動電路的上升時間。
P2、P4的尺寸問題
將公式（5）重新整理后得：
V_{B}=({V_{DD}-V_{thn})frac{C_{boot}}{Cpar}-V_{thn}frac{C_{A}}{Cpar} （6）
從式（6）中可以看出在自舉升壓周期內， A、B兩點的寄生電容使得B點電位降低。在實際設計時為了得到合適的B點電位，除了增加Cboot大小外，要盡量減小A、B兩點的寄生電容。 在設計時，預充電PMOS管P2的尺寸盡可能的取小，以減小寄生電容CA。而對于B點的寄生電容Cpar來說，主要是上拉驅動管N4的柵極寄生電容，MOS管P4、N3的源漏極寄生電容只占一小部分。我們在前面的分析中忽略了P4的源漏電壓，因此設計時就要盡量的加大P4的寬長比，使其在自舉升壓周期內的源漏電壓很小可以忽略。但是P4的尺寸以不能太大，要保證P4的源極寄生電容遠遠小于上拉驅動管N4的柵極寄生電容。
阱電位問題
如圖3所示，PMOS器件P2、P3、P4的N-well連接到了自舉升壓節點A上。這樣做的目的是，在自舉升壓周期內，防止他們的源/漏--阱結導通。而且這還可以防止在源/漏--阱正偏時產生由寄生SRC引起的閂鎖現象。
上拉驅動管N4的阱偏置電位要接到它的源極，最好不要直接接地。這樣做的目的是消除襯底偏置效應對N4的影響。
Hspice仿真驗證結果
驅動電路基于Samsung AHP615 BiCMOS工藝設計并經過Hspice仿真驗證。在表1中給出了電路在不同工作電壓、不同負載條件下的上升時間tr和下降時間tf 的仿真結果。在圖5中給了電路工作在輸入電壓1.5V、工作頻率為5MHz、負載電容60pF條件下的輸出波形。
結合表1和圖5可以看(kan)出，此(ci)驅(qu)動電(dian)(dian)(dian)路能夠在工(gong)(gong)作電(dian)(dian)(dian)壓(ya)為1.5V，工(gong)(gong)作頻率為5MHz，并(bing)且負載電(dian)(dian)(dian)容高(gao)達60pF的條件(jian)下(xia)正常工(gong)(gong)作。它(ta)可以應用于低電(dian)(dian)(dian)壓(ya)、高(gao)工(gong)(gong)作頻率的DC－DC轉換器中作為開關管的驅(qu)動電(dian)(dian)(dian)路。
結論
本文采用自舉升壓電(dian)路(lu)，設(she)計了一(yi)種BiCMOS Totem結構的(de)驅動電(dian)路(lu)。該電(dian)路(lu)基于Samsung AHP615 BiCMOS工(gong)藝設(she)計，可在(zai)1.5V電(dian)壓供電(dian)條件下(xia)正常工(gong)作(zuo)，而且在(zai)負載電(dian)容為60pF的(de)條件下(xia)，工(gong)作(zuo)頻率可達5MHz以上(shang)。
